Плата MCU ARM STM32

Розробка промислової плати керування продуктом YCTECH включає розробку програмного забезпечення промислової плати керування, оновлення програмного забезпечення, проектування принципової схеми, проектування друкованих плат, виробництво друкованих плат і обробку друкованих плат, розташованих на східному узбережжі Китаю. Наша компанія проектує, розробляє та виробляє плату MCU ARM STM32. Ядро: ARM32-bit Cortex-M3 CPU, найвища робоча частота 72MHz, 1.25DMIPS/MHz. Одноциклове множення та апаратне ділення.

Пам'ять: вбудована флеш-пам'ять 32-512 КБ. 6-64 КБ пам'яті SRAM.

Годинник, скидання та керування живленням: джерело живлення 2,0-3,6 В і керуюча напруга для інтерфейсу введення/виведення. Скидання при ввімкненні (POR), скидання при вимкненні живлення (PDR) і програмований детектор напруги (PVD). Кварцевий генератор 4-16 МГц. Вбудована ланцюг RC генератора 8 МГц налаштована на заводі. Внутрішній 40 кГц RC генераторний контур. PLL для тактової частоти процесора. Кристал 32 кГц з калібруванням для RTC.

Low power consumption: 3 low power consumption modes: sleep, stop, standby mode. VBAT to power the RTC and backup registers.

Режим налагодження: послідовне налагодження (SWD) та інтерфейс JTAG.

DMA: 12-канальний контролер DMA. Підтримувані периферійні пристрої: таймери, АЦП, ЦАП, SPI, IIC і UART.

Три 12-розрядних аналого-цифрових перетворювача (16 каналів): діапазон вимірювання аналого-цифрового сигналу: 0-3,6 В. Можливість подвійного зразка та зберігання. Датчик температури вбудований в чіп.

2-канальний 12-розрядний цифро-аналоговий перетворювач: ексклюзив STM32F103xC, STM32F103xD, STM32F103xE.

До 112 швидких портів вводу/виводу: залежно від моделі є 26, 37, 51, 80 і 112 портів вводу/виводу, усі з яких можна відобразити на 16 зовнішніх векторів переривань. Усі входи, крім аналогових, можуть приймати входи до 5 В.

До 11 таймерів: 4 16-бітних таймера, кожен з 4 IC/OC/PWM або лічильниками імпульсів. Два 16-бітних 6-канальних таймера розширеного керування: до 6 каналів можна використовувати для ШІМ-виходу. 2 сторожові таймери (незалежний сторожовий таймер і віконний сторожовий таймер). Системний таймер: 24-розрядний лічильник. Два 16-розрядних основних таймера використовуються для управління ЦАП.

До 13 комунікаційних інтерфейсів: 2 інтерфейси IIC (SMBus/PMBus). 5 інтерфейсів USART (інтерфейс ISO7816, сумісний з LIN, IrDA, контроль налагодження). 3 інтерфейси SPI (18 Мбіт/с), два з яких мультиплексовані з IIS. Інтерфейс CAN (2.0B). Повношвидкісний інтерфейс USB 2.0. Інтерфейс SDIO.

Пакет ECOPACK: мікроконтролери серії STM32F103xx використовують пакет ECOPACK.

системний ефект

1. Ядро ARM Cortex-M3, інтегроване з вбудованою флеш-пам'яттю та пам'яттю SRAM. У порівнянні з 8/16-розрядними пристроями 32-розрядний RISC-процесор ARM Cortex-M3 забезпечує більш високу ефективність коду. Мікроконтролери STM32F103xx мають вбудоване ядро ​​ARM, тому вони сумісні з усіма інструментами та програмним забезпеченням ARM.

2. Вбудована флеш-пам'ять і RAM-пам'ять: вбудована флеш-пам'ять об'ємом до 512 КБ, яку можна використовувати для зберігання програм і даних. До 64 КБ вбудованої пам’яті SRAM можна читати та записувати на тактовій частоті ЦП (без станів очікування).

3. Змінна статична пам’ять (FSMC): FSMC вбудована в STM32F103xC, STM32F103xD, STM32F103xE, має 4 вибірки мікросхем і підтримує чотири режими: Flash, RAM, PSRAM, NOR і NAND. 3 лінії переривання FSMC підключаються до NVIC після АБО. Немає FIFO читання/запису, за винятком PCCARD, коди виконуються із зовнішньої пам’яті, завантаження не підтримується, а цільова частота дорівнює SYSCLK/2, тому, коли системний годинник становить 72 МГц, зовнішній доступ виконується на 36 МГц.

4. Вкладений векторизований контролер переривань (NVIC): він може обробляти 43 масковані канали переривань (за винятком 16 ліній переривань Cortex-M3), забезпечуючи 16 пріоритетів переривань. Тісний зв’язок NVIC забезпечує меншу затримку обробки переривань, безпосередньо передає адресу таблиці векторів запису переривань до ядра, тісно зв’язаний інтерфейс ядра NVIC дозволяє обробляти переривання заздалегідь, обробляє переривання з вищим пріоритетом, які надходять пізніше, і підтримує tail Chain, автоматично зберігає стан процесора, і запис переривання автоматично відновлюється, коли переривання виходить, без втручання інструкції.

5. Зовнішній контролер переривань/подій (EXTI): Зовнішній контролер переривань/подій складається з 19 ліній детектора фронтів для генерації запитів на переривання/події. Кожен рядок можна окремо налаштувати для вибору тригерної події (наростаючого фронту, спадаючого фронту або обох) і можна окремо маскувати. Для підтримки статусу запитів на переривання існує регістр очікування. EXTI здатний визначити, коли імпульс на зовнішній лінії довший за період внутрішнього годинника APB2. До 112 GPIO підключено до 16 зовнішніх ліній переривання.

6. Годинник і запуск: все ще необхідно вибрати системний годинник під час запуску, але внутрішній кварцевий генератор 8 МГц вибирається як годинник процесора під час скидання. Зовнішній годинник 4-16 МГц може бути обраний і буде відстежуватися на успішність. Протягом цього часу контролер вимикається, а керування програмними перериваннями згодом вимикається. У той же час керування перериваннями тактової частоти ФАПЧ повністю доступне, якщо це необхідно (наприклад, у разі відмови кварцевого генератора, що використовується побічно). Для налаштування частоти AHB можна використовувати кілька попередніх компараторів, включаючи високошвидкісний APB (PB2) і низькошвидкісний APB (APB1). Найвища частота високошвидкісного APB становить 72 МГц, а найвища частота низькошвидкісного APB — 36 МГц.

7. Режим завантаження: під час запуску кнопка Boot використовується для вибору одного з трьох варіантів завантаження: імпорт із флеш-пам’яті користувача, імпорт із системної пам’яті та імпорт із SRAM. Програма імпорту завантаження знаходиться в системній пам’яті та використовується для перепрограмування флеш-пам’яті через USART1.

8. Схема живлення: VDD, діапазон напруги 2,0 В-3,6 В, зовнішнє живлення здійснюється через висновок VDD, який використовується для введення/виведення та внутрішнього регулятора напруги. VSSA і VDDA, діапазон напруги 2,0-3,6 В, зовнішній аналоговий вхід напруги для АЦП, модуля скидання, RC і PLL, в межах діапазону VDD (АЦП обмежений 2,4 В), VSSA і VDDA повинні бути підключені до VSS відповідно і VDD. VBAT, діапазон напруги становить 1,8-3,6 В, коли VDD недійсний, він забезпечує живлення для RTC, зовнішнього кристалічного генератора 32 кГц і резервних регістрів (реалізується перемиканням живлення).

9. Керування живленням: пристрій має схему повного скидання під час увімкнення (POR) і скидання вимикання (PDR). Ця схема завжди ефективна для забезпечення виконання деяких необхідних операцій при запуску з 2 В або падінні до 2 В. Коли VDD нижче певної нижньої межі VPOR/PDR, пристрій також може залишатися в режимі скидання без зовнішньої схеми скидання. Пристрій має вбудований програмований детектор напруги (PVD). PVD використовується для виявлення VDD і порівняння його з межею VPVD. Переривання генерується, коли VDD менше VPVD або VDD більше VPVD. Процедура обслуговування переривань може створити попереджувальне повідомлення або перевести MCU у безпечний стан. PVD вмикається програмним забезпеченням.

10. Регулювання напруги: Регулятор напруги має 3 режими роботи: основний (MR), низьке енергоспоживання (LPR) і відключення. MR використовується в режимі регулювання (працюючий режим) в традиційному розумінні, LPR використовується в режимі зупинки, а відключення використовується в режимі очікування: вихід регулятора напруги високоімпедансний, ланцюг ядра вимкнено, в т.ч. нульове споживання (вміст регістрів і SRAM не буде втрачено).

11. Режим низького енергоспоживання: STM32F103xx підтримує 3 режими низького енергоспоживання, щоб досягти найкращого балансу між низьким енергоспоживанням, коротким часом запуску та доступними джерелами пробудження. Режим сну: лише ЦП припиняє працювати, усі периферійні пристрої продовжують працювати, прокидається ЦП при перериванні/події; режим зупинки: дозволяє підтримувати вміст SRAM і регістрів з мінімальним енергоспоживанням. Синхрогенератори в області 1,8 В зупиняються, генератори PLL, HSI і HSE RC відключаються, а регулятор напруги переводиться в режим нормального або низького енергоспоживання. Пристрій можна вивести з режиму зупинки через зовнішню лінію переривання. Джерелом зовнішнього переривання може бути одна з 16 зовнішніх ліній переривання, вихід PVD або попередження TRC. Режим очікування: у гонитві за найменшим енергоспоживанням внутрішній регулятор напруги вимикається, так що зона 1,8 В вимикається. Генератори PLL, HSI та HSE RC також відключені. Після входу в режим очікування, крім резервних регістрів і резервних схем, також втрачається вміст SRAM і регістрів. Пристрій виходить із режиму очікування, коли виникає зовнішнє скидання (контакт NRST), скидання IWDG, наростаючий фронт на контакті WKUP або попередження TRC. При вході в режим зупинки або режим очікування TRC, IWDG та пов’язані джерела синхронізації не будуть зупинені.