Плата C906 RISC-V

Розробка промислової плати керування продуктом YCTECH включає проектування програмного забезпечення промислової плати керування, оновлення програмного забезпечення, проектування принципової схеми, проектування друкованих плат, виробництво друкованих плат і обробку друкованих плат, розташованих на східному узбережжі Китаю. Наша компанія проектує, розробляє та виробляє плату C906 RISC-V. Ali Group Pingtouge послідовно випустила кілька процесорів RISCV, і деякі процесори знайшли застосування в галузі. Наприклад, у певному процесорі Zhi D1 ядро ​​Xuantie C906 від Pingtouge вбудовано як «ядро». Незважаючи на те, що RISCV є відкритим стандартом, і в Інтернеті є деякі реалізації ядер з відкритим кодом RTL, комерційні ядра RISCV, як правило, мають закритий код. Але що дивно, так це те, що в жовтні цього року Brother Pingtou відкрив вихідний код чотирьох розроблених ним ядер RISCV, включаючи ядро ​​C906, яке використовується D1.

Xuantie C906 — це недороге процесорне ядро ​​з 64-розрядною архітектурою RISC-V, розроблене компанією Alibaba Pingtouge Semiconductor Co., Ltd. Xuantie C906 базується на 64-розрядній архітектурі RISC-V і розширює та покращує архітектуру RISC-V. Розширені вдосконалення включають:

1. Покращення набору інструкцій: зосереджено на чотирьох аспектах доступу до пам’яті, арифметичних операціях, бітових операціях і операціях з кеш-пам’яттю, і загалом було розширено 130 інструкцій. У той же час команда розробників процесорів Xuantie підтримує ці інструкції на рівні компілятора. За винятком інструкцій з роботи з кеш-пам'яттю, ці інструкції можна компілювати та генерувати, включаючи компіляцію GCC і LLVM.

2. Покращення моделі пам’яті: розширте атрибути сторінки пам’яті, підтримуйте атрибути сторінки, такі як Cacheable і Strong order, і підтримуйте їх у ядрі Linux.

Ключові архітектурні параметри Xuantie C906 включають:

Архітектура RV64IMA[FD]C[V].

Технологія розширення та вдосконалення інструкцій Pingtouge

Технологія покращення моделі пам’яті Pingtouge

5-ступінчастий цілочисельний конвеєр, одновипускне послідовне виконання

128-бітний векторний обчислювальний блок, підтримує SIMD-обчислення FP16/FP32/INT8/INT16/INT32.

C906 — це RV64-розрядний набір інструкцій, 5-рівневий послідовний одиночний запуск, підтримка 8-64 КБ кеш-пам’яті L1, без підтримки кеш-пам’яті L2, підтримка половинної/одинарної/подвійної точності, чотиристороння комбінована кеш даних VIPT L1.